PATENT ABSTRACTS OF JAPAN

(11)Publication number :

11-271788

(43)Date of publication of application: 08.10.1999

(51)Int.CI.

ير. 😘 🌊

G02F 1/1343 G02F 1/136 H01L 29/786

(21)Application number: 10-071867

20.03.1998

(71)Applicant : HITACHI LTD

(72)Inventor: ISHII MASAHIRO

ONO KIKUO OTA MASUYUKI SUZUKI NOBUYUKI


(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To suppress the generation of a luminance difference and to improve the picture quality by supplying a counter electrode with a reference signal through a switching element in conformity with timing to the supply of a video signal to a pixel electrode.

SOLUTION: On the surface of one transparent substrate on the liquid crystal side, scanning signal lines GL which extend in the (x) direction are formed side by side in the (y) direction. Further, counter voltage signal lines CL are formed adjacently to one scanning signal in parallel to the scanning signal line GL. A thin film transistor TFT functions as a 1st switching element TFT 1 for supplying a video signal from a video signal line DL to a pixel electrode and also as a 2nd switching element TFT 2 for supplying a reference voltage from a counter voltage signal line CL to the counter electrode CT. Consequently, the counter electrode is supplied with the reference signal from the counter voltage signal line CL through the thin film transistor TFT 2 in conformity with timing to the supply of the video signal to the pixel electrode.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USP)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-271788

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl. ⁶		識別記号	FΙ		
G02F	1/1343		G 0 2 F	1/1343	
	1/136	500		1/136	500
H011.	29/786		H011.	29/78	612A

審査請求 未請求 請求項の数3 OL (全 8 頁)


(21)出願番号	特願平10-71867	(71)出願人 000005108
		株式会社日立製作所
(22)出顧日	平成10年(1998) 3月20日	東京都千代田区神田駿河台四丁目6番地
		(72)発明者 石井 正宏
		千葉県茂原市早野3300番地 株式会社日立
		製作所電子デバイス事業部内
		(72)発明者 小野 配久男
		千葉県茂原市早野3300番地 株式会社日立
		製作所電子デバイス事業部内
		(72)発明者 太田 益幸
		千葉県茂原市早野3300番地 株式会社日立
		製作所電子デバイス事業部内
		(74)代理人 弁理士 秋田 収喜
		最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】 輝度差の発生を抑制し、高画質を図る。

【解決手段】 液晶を介して互いに対向配置される透明基板のうちの一方の透明基板の液晶側の各画素領域のそれぞれに、映像信号線を介して選択された映像信号が供給される画素電極と、この画素電極に隣接して配置され前記映像信号に対する基準信号が供給される対向電極とが備えられ、前記画素電極と対向電極との間の液晶の光透過率を制御する液晶表示装置であって、前記対向電極はスイッチング素子を介して、前記画素電極に映像信号が供給されるタイミングに合わせて、前記基準信号が供給されるように構成されている。



【特許請求の範囲】

【請求項1】 液晶を介して互いに対向配置される透明 基板のうちの一方の透明基板の液晶側の各画素領域のそ れぞれに、

映像信号線を介して選択された映像信号が供給される画 素電極と、

との画素電極に隣接して配置され前記映像信号に対する 基準信号が供給される対向電極とが備えられ、

前記画素電極と対向電極との間に発生する電界によって 該画素電極と対向電極との間の液晶の光透過率を制御す 10 る液晶表示装置であって、

前記対向電極はスイッチング素子を介して、前記画素電極に映像信号が供給されるタイミングに合わせて、前記基準信号が供給されるように構成されていることを特徴とする液晶表示装置。

【請求項2】 画素電極は、走査信号線からの走査信号の供給によって駆動される第1スイッチング素子を介して映像信号線から映像信号が供給されるとともに、対向電極は前記走査信号線からの走査信号の供給によって駆動される第2スイッチング素子を介して対向電圧信号線 20から前記基準信号が供給されるように構成されていることを特徴とする請求項1記載の液晶表示装置。

【請求項3】 対向電極は、映像信号線に隣接して形成されていることを特徴とする請求項1 および2のうちいずれか記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示装置に係 り、特に、いわゆる横電界方式と称される液晶表示装置 に関する。

[0002]

【従来の技術】横電界方式と称される液晶表示装置は、液晶を介して互いに対向配置される透明基板のうち一方の透明基板の液晶側の各画素領域の面のそれぞれに、画素電極とこの画素電極に隣接して配置された対向電極とを備え、これら画素電極と対向電極との間に発生する電界によってこれら各電極の間の液晶の光透過率を制御するように構成されている。

【0003】とのような液晶表示装置は、その表示面に対して大きな角度視野から観察しても鮮明な映像を認識 40 でき、いわゆる角度視野に優れたものとして知られるに到っている。

【0004】そして、とのような構成からなるアクティブ・マトリックス型の液晶表示装置としては、たとえば特許出願公表平5-505247号公報、特公昭63-21907号公報、および特開平6-160878号公報等に詳述されている。

【0005】とれらの文献から明らかなように、基本的な構成としては、一方の透明基板の液晶側の面に、x方向に延在しy方向に隣接される走査信号線と対向電圧信 50

号線と、y方向に延在しx方向に並設される映像信号線とで囲まれる領域を画素領域とし、これら各画素領域に、走査信号線からの走査信号によって駆動されるスイッチング素子と、この駆動されたスイッチング素子を介して映像信号線からの映像信号が供給される画素電極と、この画素電極と隣接し前記対向電圧信号線を介して基準信号が供給される対向電極とが備えられている。【0006】

【発明が解決しようとする課題】そして、画素領域の各電極のうち対向電極を映像信号線に隣接させて配置させ、これにより、映像信号線からのノイズが画素電極に浸入するのを該対向電極によって防止せんとする構成が提案されている。

【0007】しかし、この場合、表示面において輝度差が生じ、液晶表示装置の大型化の傾向にともなってその輝度差を無視できなくなってきていることが指摘されるに到った。

【0008】そして、表示面における輝度差の発生の原 因を追及した結果、次のことが判明するに到った。

【0009】すなわち、映像信号線に隣接して対向電極が配置されていた場合、それらの間に大きな寄生容量が発生し、それによって、映像信号線における信号遅延が大きくなってしまう。

【0010】このことは、映像信号線の信号源付近の信号電圧とそれより距離の離れた個所での信号電圧との間 に差が生じ、液晶を駆動する映像信号が画面上で異なり、輝度差となって顕在化することになる。

【0011】とのような現象は、程度の差はあれ、対向電極が映像信号線に隣接して配置されている場合に限ら 30 ず、画素電極が映像信号線に隣接して配置されている場合にも生じるととが確認されている。

【0012】本発明は、このような事情に基づいてなされたものであり、その目的は、輝度差の発生を抑制し、 高画質の液晶表示装置を提供することにある。

[0013]

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。すなわち、液晶を介して互いに対向配置される透明基板のうちの一方の透明基板の液晶側の各画素領域のそれぞれに、映像信号線を介して選択された映像信号が供給される画素電極と、この画素電極に対する基準信号が供給される対向電極と、が備えられ、前記画素電極と対向電極との間に発生する電界によって該画素電極と対向電極との間の液晶の光透過率を制御する液晶表示装置であって、前記対向電極はスイッチング素子を介して、前記基準信号が供給されるタイミングに合わせて、前記基準信号が供給されるように構成されていることを特徴とするものである。

【0014】このように構成された液晶表示装置は、各

3

画素領域における対向電極が常時基準信号が供給される 信号線と接続はされておらず、画素の駆動において必要 がある場合(該対向電極とペアになる画素電極に映像信 号が供給された場合)にのみ前記スイッチング素子を介 して該信号線と接続されるようになる。

【0015】そして、各画素領域における対向電極が基 準信号が供給される信号線と接続されていない場合、該 対向電極と映像信号線との間に発生する寄生容量は、該 対向電極が基準信号が供給される信号線と接続されてい る場合と比較して大幅に減少することが確認されてい

【0016】このため、各画素領域を駆動させる場合 に、表示面において駆動される画素領域の割合が極めて 少ないことから、映像信号線の対向電極に対する寄生容 量はさらに大幅に減少され、該映像信号線における信号 遅延を防止することができるようになる。

[0017]

J 4 1

【発明の実施の形態】以下、アクティブ・マトリックス 方式のカラー液晶表示装置に本発明を適用した実施例を 説明する。なお、以下説明する図面で同一機能を有する ものは同一符号を付け、その繰返しの説明は省略する。 【0018】 〔実施例1〕 図1は本発明のアクティブ・ マトリクス方式カラー液晶表示装置の一画素とその周辺 を示す平面図である。なお、図1の3-3線における断 面図を図3に、4-4線における断面図を図4に示して いる。

【0019】まず、図1において、一方の透明基板の液 晶側の面に、そのx方向に延在しy方向に並設される走 査信号線GLが形成されている。

【0020】また、このような各走査信号線GLに挾ま れた領域内に一方の走査信号線GL(図中では下側の走 査信号線GL)に隣接されて対向電圧信号線CLが該走 査信号線GLと平行に形成されている。

【0021】この場合の走査信号線GLと対向電圧信号 線CLは、本実施例の場合、同一の材料で構成され、か つ同一の工程で形成されるようになっているが、特に、 これに限定されることはない。

【0022】そして、このように走査信号線GLと対向 電圧信号線CLが形成された透明基板の表面には、該信 号線をも被って絶縁膜が形成されている。

【0023】との絶縁膜は、後述する映像信号線DLの 走査信号線GLと対向電圧信号線CLに対する層間絶縁 膜として機能するが、後述する薄膜トランジスタTFT の形成領域においてはゲート絶縁膜GI(図4参照)と して、また、後述する容量素子Cstgの形成領域にお いては誘電体膜として機能するようにもなる。

【0024】薄膜トランジスタTFTは、この実施例の 場合、走査信号線GLの一部領域上に2個形成され、そ の一方は後述する映像信号線DLからの映像信号を後述 する画素電極PXへ供給するための第1スイッチング素 50 延在され、第2スイッチング素子である薄膜トランジス

子TFT1として、また他方は対向電圧信号線CLから の基準電圧を後述する対向電極CTへ供給するための第 2スイッチング素子TFT2として機能するようになっ

【0025】薄膜トランジスタTFTの形成領域には、 図4に示すように、前記絶縁膜GI上にたとえば非晶質 シリコン層AS (半導体層) が島状に形成され、この半 **導体層ASの上面にソース電極SD1およびドレイン電** 極SD2を形成することにより、前記走査信号線GLの 10 一部をゲート電極GTとする薄膜トランジスタTFTが 形成されることになるが、該ソース電極SD1およびド レイン電極SD2は映像信号線DLと同一の工程で形成 されるようになっている。

【0026】すなわち、図1に示すように、図中y方向 に延在されx方向に並設される映像信号線DLが形成さ れ、この際、映像信号線DLは前記絶縁膜によって走査 信号線GLあるいは対向電圧信号線CLと絶縁が図れる ようになっている。

【0027】そして、この映像信号線DLはその一部 20 が、第1スイッチング素子である薄膜トランジスタTF T1の領域にまで延在されて、ドレイン電極SD2を構 成するようになっている。

【0028】一方、薄膜トランジスタTFT1のソース 電極SD1も映像信号線DLと同時に形成され、このソ ース電極は画素電極PXと一体となって形成されるよう になっている。

【0029】画素電極PXは櫛歯状に形成されており、 この画素電極と隣接して設けられる対向電極CTも櫛歯 状に形成され、これら画素電極Pxと対向電極CTは互 いに歯み合うようにして配置されている。

【0030】すなわち、対向電極CTは、本実施例で は、たとえば3本から構成され、そのうちの2本は両脇 の映像信号線DLに隣接して沿うようにして配置され、 これら2本の真中に残りの1本が配置され、図中上端で 互いに共通接続されたE字状の形状をなしている。

【0031】一方、画素電極PXは、2本から構成さ れ、それぞれが各対向電極CTの真中に配置され、図中 下端で互いに共通接続されたコ字状の形状をなしてい る。

【0032】この場合、各画素電極PXの共通接続部 は、対向電圧信号線CLの上層に形成され、それらの間 に前記絶縁膜を誘電体膜とする容量素子Cstgが形成 されている。この容量素子Cstgは、映像信号線DL からの映像信号が薄膜トランジスタTFT1を介して画 素電極PXに供給された後に、該薄膜トランジスタTF T1がオフ状態となっても、該映像信号を画素電極PX に長く蓄積させる等の効果をもたせるために設けられて

【0033】また、対向電極CTはその一端がそのまま

5

タTFT2のソース電極を構成し、該薄膜トランジスタ TFT2のドレイン電極は、対向電圧信号線CLにまで 延在され前記絶縁膜に形成されたコンタクト孔を通して 該対向電圧信号線CLに接続されている。

【0034】この場合、薄膜トランジスタTFT2は、薄膜トランジスタTFT1と全く同様の構成(図4に示す構成)となっており、このため、該薄膜トランジスタTFT2の製造においては薄膜トランジスタTFT1と並行して製造することができるようになる。

[0035]なお、上述から明らかとなるように、画素 10 電極PXと対向電極CTは同層で形成されることから、それらを同一の材料で、かつ同一の工程(フォトリソ技術による選択エッチング工程)で形成することができるようなる。このようにすることによって、マスクずれなく画素電極PXと対向電極CTの間隔を全て均一にすることができ、表示むらをなくすことができる効果を有するようになる。

【0036】以上、このように構成することによって、前記対向電極は薄膜トランジスタTFT2を介して、前記画素電極PXに映像信号が供給されるタイミングに合 20わせて、対向電圧信号線CLから基準信号が供給されるように構成されている。

【0037】すなわち、映像信号線D1からの映像信号が薄膜トランジスタTFT1を介して画素電極RXに供給されると同時に、対向電圧信号線CLからの基準信号が薄膜トランジスタTFT2を介して対向電極CTに供給されるようになっている。

【0038】 このことは、画素の駆動において従来と変わることがなく、ただ、駆動されていない画素(表示面の大部分を占める)において、その対向電極CTは対向 30 電圧信号線CLと接続されていない状態にあるのみとなる。

【0039】なお、このように加工されている透明基板の液晶側の面には、図3に示すように、その全域に及んでたとえばシリコン窒化膜からなる保護膜PSVが形成され、この保護膜の上面には配向膜ORI1が形成されている。

【0040】また、図3に示すように、液晶LCを介して対向する他の透明基板SUB2側の該液晶LC側の面*

ルタFIL、これら各カラーフィルタFILを被って形成された平坦膜OC、この平坦膜OC面に形成された配向膜ORI2が備えられている。 【0041】図2は、このように構成された画素領域に

* には、各画素領域に対向して特定された色のカラーフィ

【0041】図2は、このように構成された画素領域における等価回路を示した回路図である。

【0042】この場合、映像信号線DL、走査信号線GL、および対向電圧信号線CLの各抵抗は省略している。

【0043】同図において、Cdplは映像信号線DL と画素電極PXとの間で配線同士が近くに存在するため に発生する寄生容量、Cdp2は隣の映像信号線DLと 画素電極PXとの間に存在する寄生容量、Cstgは画 素電極PXと対向電圧信号線CLとの間で絶縁膜を介し てオーバラップするために発生する容量、Clcは画素 電極PXと対向電極CTとの間で液晶を介して電極同士 が近くに存在するために発生する容量、Cgdxは映像 信号線DLと走査信号線GLとの間で絶縁膜を介してオ ーバラップするために発生する容量、Cgcxは映像信 号線DLと対向信号線CLとの間で絶縁層を介してオー バラップするために発生する容量、Cgdlは薄膜トラ ンジスタTFT1においてドレイン電極とゲート電極の 間に発生する寄生容量、Cgslは薄膜トランジスタT FT1においてソース電極とゲート電極の間に発生する 寄生容量、Cgd2は薄膜トランジスタTFT2におい てドレイン電極とゲート電極の間に発生する寄生容量、 Cgs2は薄膜トランジスタTFT2においてソース電 極とゲート電極の間に発生する寄生容量、Ссは対向電 極CTと対向信号線CLとの間で絶縁層を介してオーバ ラップするために発生する容量を示している。

【0044】一つの画素は、表示面内で縦横方向に配置されているため、Cdp2等は隣の映像信号線DLからも接続されている。

【0045】とのときの映像信号線DLに接続されている付加容量Cdlを計算すると次式(1)で表現される。

[0046] 【数1】

ここで、記号//は、直列に接続した2つの容量の合成 ※【0047】容量を計算する演算子であり、次式(2)で定義され 【数2】る。 ※

C1//C2=C1×C2/(C1+C2) …(式2)

一方、図9は、画素領域の従来構造における等価回路を ★れる。
示す回路図であり、同様に映像信号線DLに接続されて [0048]
いる負荷容量Cd2を計算すると、次式(3)で表現さ★ 【数3】
Cd2=Cgdx+Cgcx+Cgd1+Cdp1+Cdp2 …(式3)

式(1)と式(3)とを比較すると、本実施例における 映像信号線DLの負荷容量C d 2 に比べて低減されてい映像信号線DLの負荷容量C d 1 は、従来構造における 50 ることが判る。

الآنام الرو

【0049】 これは、2つの式のうち、右辺の第1~3 項までは同じであるが、第4項以降は、本実施例では (Cdp1+Cdp2)と他容量との直列接続になって いるのに比べ、従来では(Cdp1+Cdp2)そのま まとなっている。

【0050】一般に、2つ以上の容量を直接接続すると その合成容量は、それらの値よりも小さくなることか ら、本実施例では、直列接続になっている分だけ負荷容 量が低減されていることが判る。

【0051】特に、液晶分子を基板に略平行の電界を印 10 加するとにより光の透過率を変調する方式においては、 映像信号線DLと対向電極CTとが画素サイズの約8割 程度の長さまで平行に配置されていることから、それら の間の寄生容量すなわちСdp1とСdp2は大きくな りがちである。このことから、本発明による負荷容量の 低減は、その効果が大きいことがいえる。

【0052】とれにより、映像信号線の信号遅延が低減 され、映像信号線の信号源付近の電圧とそれより距離の 離れた位置での電圧との間の差を小さくすることがで き、表示面の輝度差を抑制できるようになる。

【0053】〔実施例2〕図5は、本発明のアクティブ ・マトリクス方式カラー液晶表示装置の一画素とその周 辺を示す他の実施例を示す平面図であり、図1と対応し た図面となっている。図5の7-7線における断面図を 図7に、8-8線における断面図を図8に示す。

【0054】図1と異なる部分は、まず、走査信号線G Lと対向電圧信号線CLとがそれぞれ逆に配置されてい ることにある。

【0055】すなわち、対向電圧信号線CLからの基準 信号は走査信号線GLを股いで(正確には、走査信号線 30 GLの上層に形成された薄膜トランジスタTFT2を介 して)対向電極CTに供給されるようになっている。

【0056】また、対向電極CTは、走査信号線GLお よび対向電圧信号線CLと同層に形成されている。この ことから、該対向電極CTは、走査信号線GLおよび対 向電圧信号線CLと同一の材料から構成し、かつ、それ らと同一の工程で形成することができる。

Cd1=Cqdx+Cqcx+Cqd1+(Cdp1+Cdp2)//(Cqs2+C1c+Cs)//(Cstq+Cqs1)) … (式4)

となり、たとえCsが付加された場合でも、前記式 (3) に示す負荷容量よりも小さくすることが明らかと 40 なる。

【0066】上述した各実施例では、対向電圧信号線C Lと対向電極CTとの接続を図るスイッチング素子は、 薄膜トランジスタTFT2としたものである。しかしな がら、必ずしも薄膜トランジスタに限定されることはな い。対向電極に基準信号が供給されるようにスイッチン グ素子を介在させた構成とすることによって本発明の効 果が得られるからである。

【0067】上述した各実施例では、各画素領域におい て、映像信号線DLに隣接されて対向電極CTが配置さ 50

*【0057】したがって、該対向電極CTは、絶縁膜の 下層に位置づけられ、該絶縁膜の上層に形成される薄膜 トランジスタTFT2のソース電極とは該絶縁膜に形成 したコンタクト孔を通して接続されるようになってい る。また、同様に、薄膜トランジスタTFT2のドレイ ン電極はやはり該絶縁膜に形成したコンタクト孔を通し て該絶縁膜の下層に形成された対向電圧信号線CLに接 続されている。

【0058】これによって、走査信号線GLに走査信号 が供給されることによって、前記薄膜トランジスタTF T2が駆動され、この薄膜トランジスタTFT2を介し て、対向電圧信号線CLからの基準電圧は対向電極CT に供給されることになる。

【0059】さらに、画素電極PXは、絶縁膜の上層に 形成され、映像信号線DLと同層に形成されている。と のことから、該画素電極PXは、映像信号線DLと同一 の材料から構成し、かつ、それらと同一の工程で形成す るととができる。

【0060】との画素電極PXは、図面上側の対向電圧 20 信号線CLにまで延在して形成され、該対向電圧信号線 CLとの重畳部は、それらの間に介在されている前記絶 縁膜を誘電体膜とする容量素子Cstgが形成されてい

【0061】なお、容量素子Cstgを上述のようにし て形成するため、画素電極PXは各対向電極CTの共通 接続部をクロスすることになり、そのクロス部において 容量素子Csが形成されてしまうことになる。

【0062】図6は、このように構成された画素領域に おける等価回路を示した回路図である。

【0063】図2と大きく異なるのは、新たにCsが付 加され、このCsは画素電極PXと対向電極CTとの間 で絶縁膜を介してオーバラップするために発生する容量

【0064】との場合、前記式(1)に相当する式が次 式

【数4】

れたものであるが、必ずしもこれに限定されることはな く、画素電極PXが隣接して配置されていてもよい。映 像信号線と対向電極との間の寄生容量を小さくでき同様 の効果を奏するからである。

[0068]

[0065]

【発明の効果】以上説明したことから明らかなように、 本発明による液晶表示装置によれば、輝度差の発生を抑 制し、高画質を図ることができるようになる。

【図面の簡単な説明】

【図1】本発明による液晶表示装置の画素領域における 一実施例を示す平面図である。

【図2】本発明による液晶表示装置の画素領域における

*

一実施例を示す等価回路図である。

【図3】図1の3-3線における断面図である。

【図4】図1の4-4線における断面図である。

【図5】本発明による液晶表示装置の画素領域における 他の実施例を示す平面図である。

【図6】本発明による液晶表示装置の画素領域における 他の実施例を示す等価回路図である。

【図7】図5の7-7線における断面図である。

* [図8] 図5の8-8線における断面図である。

【図9】従来の液晶表示装置の画素領域における一例の 等価回路図である。

【符号の説明】


GL…走査信号線、CL…対向電圧信号線、CT…対向 電極、DL…映像信号線、PX…画素電極、TFT1、 TFT2…薄膜トランジスタ、Cstg…容量素子。

【図1】


図1 映像信号 鎖DL および 電框SD2 (d3) および ソース電 在SD1 (d3) 対向電圧 信号線 CL (g3) マトリクス BM 走查信号 級GL ~ および ゲート電 極GT (g3)SD1

【図8】


TFT1




【図2】




【図3】




41 12 2





【図9】



フロントページの続き

(72)発明者 鈴木 伸之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内